Атомарность присвоения

[7in]

Сообщение от waleri

lock требуется для инструкций типа XCHG поскольку они выполняют и чтение и запись.

Сообщение от Pavia

lock  XCHG  DWord PTR [mutex],edx

xchg лочить не нужно (хоть и можно), она всегда выполняется с блокировкой шины. Это единственная инструкция с такой особенностью. Это прописано в мануалах и к Intel, и к AMD. А вот cmpxchg, cmpxchg8b, inc, sub и пр. надо.

Сообщение от Pavia

Думаю что можно и он сработает.

Сообщение от waleri

Собственно lock можно выполнять с любой инструкцией, только смысла нет. lock посылает всем остальным процессорам сигнал "всем ждать, пока я закончу". Соотвественно lock инструкция блочится, пока остальные процы не скажут "мы ждем, о повелитель".

Не с любой. И с mov не сработает, об этом в гайдах прямым текстом написано (да и я проверил сейчас для надёжности, выделает исключение)

Мне вот непонятно, кстати, нафига функция InterlockedExchange использует

@: mov eax,[ecx]
   lock cmpxchg [ecx],edx
   jnz @

вместо простого xchg? Зачем такой бред делать?

[Pavia]

С cmpxchg код короче.

procedure SpinMutexDoLock(const Mutex:PMutex);
assembler;
asm
@spin_loop:
  MOV   edx,1
  lock  XCHG  DWord PTR [mutex],edx
  OR    edx,edx
  JZ    @lock_success
  wait
  JMP   @spin_loop
@lock_success:
end;

[7in]

Вопрос не в этом. А почему ребята из MS не использовали xchg? Будем считать это их чудачеством.

А по коду не комильфо лочить шину постоянно.

  mov edx,1
  jmp @try2lock
@spin_loop:
  pause
  cmp dword ptr [mutex],0
  jnz @spin_loop
@try2lock:
  xchg dword ptr [mutex],edx
  or edx,edx
  jnz @spin_loop

p.s. И wait - это немного другая история...

[Pavia]

MS не использовали xchg?

Используют. http://msdn.microsoft.com/en-us/libr...(v=vs.85).aspx
Ребята из МС очень странные. Мьютексы выравнивают на границе 16 байт. Они даже спинлоки патчели на лету, не знаю как сейчас.
Думаю раз статей нет то и принципиальной разницы никто и не искал.
У менеджера критические дни наступили вот и поменяли.

А по коду не комильфо лочить шину постоянно.

Начиная с P6 шина не лочится. Лочится только кэш.

wait она есть везде, а pause только на современных. А по сути нужно вставить небольшую паузу для разрыва. Так что принципиальной разницы нет. wait конечно греет процессор сильнее чем pause, но мне совместимость показалась важнее.

[Pavia]

@spin_loop:
  pause
  cmp dword ptr [mutex],0
  jnz @spin_loop

Я боюсь что такой цикл может оказаться бесконечным. Для ускорения в интеле реализованы короткие циклы. А данные вполне могут не выгружаться в кэш и не загружаться из него, а тупа сидеть в порут отвечающем за load и store.
Т.е гипотетически возможно что загрузка из кэша может происходить перед циклом и выгрузка после цикла, но не во время.
Первое аппаратное прерывание разорвёт цикл, но они не такие частые от 300 до 3 000 Гц.

[waleri]

Сообщение от 7in

не сработает, об этом в гайдах прямым текстом написано

Я тестировал лет 20 назад, так что такие подробности уже не помню...

[7in]

Сообщение от Pavia

Я боюсь что такой цикл может оказаться бесконечным. Для ускорения в интеле реализованы короткие циклы. А данные вполне могут не выгружаться в кэш и не загружаться из него, а тупа сидеть в порут отвечающем за load и store.

Это код, рекомендованный Intel'ом, не думаю, что там такие косяки будут. Тем более, они пишут, что pause как раз оптимизирует работу с памятью на spin-loop'ах.

Сообщение от Pavia

wait она есть везде, а pause только на современных. А по сути нужно вставить небольшую паузу для разрыва. Так что принципиальной разницы нет. wait конечно греет процессор сильнее чем pause, но мне совместимость показалась важнее.

pause совместима со старыми процессорами, только она там ничего не будет делать, потому что это rep nop