Форум программистов
 

Восстановите пароль или Зарегистрируйтесь на форуме, о проблемах и с заказом рекламы пишите сюда - alarforum@yandex.ru, проверяйте папку спам!

Вернуться   Форум программистов > Программная инженерия > Компьютерное железо
Регистрация

Восстановить пароль
Повторная активизация e-mail

Купить рекламу на форуме - 42 тыс руб за месяц

Ответ
 
Опции темы Поиск в этой теме
Старый 13.02.2018, 22:45   #11
Pavia
Лис
Старожил
 
Аватар для Pavia
 
Регистрация: 18.09.2015
Сообщений: 2,409
По умолчанию

Socket 1 ID = 0
Number of cores 4 (max 4)
Number of threads 8 (max 8)
Name Intel Core i7 4700HQ
Codename Haswell
Specification Intel(R) Core(TM) i7-4700HQ CPU @ 2.40GHz
Package (platform ID) Socket 1364 BGA (0x5)
CPUID 6.C.3
Extended CPUID 6.3C
Core Stepping C0
Technology 22 nm
TDP Limit 47.0 Watts
Tjmax 100.0 °C
Core Speed 1099.0 MHz
Multiplier x Bus Speed 11.0 x 99.9 MHz
Base frequency (cores) 99.9 MHz
Base frequency (ext.) 99.9 MHz
Stock frequency 2400 MHz
Instructions sets MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, EM64T, VT-x, AES, AVX, AVX2, FMA3
Microcode Revision 0x1E
L1 Data cache 4 x 32 KBytes, 8-way set associative, 64-byte line size
L1 Instruction cache 4 x 32 KBytes, 8-way set associative, 64-byte line size
L2 cache 4 x 256 KBytes, 8-way set associative, 64-byte line size
L3 cache 6 MBytes, 12-way set associative, 64-byte line size
Max CPUID level 0000000Dh
Max CPUID ext. level 80000008h
Cache descriptor Level 1, D, 32 KB, 2 thread(s)
Cache descriptor Level 1, I, 32 KB, 2 thread(s)
Cache descriptor Level 2, U, 256 KB, 2 thread(s)
Cache descriptor Level 3, U, 6 MB, 16 thread(s)
FID/VID Control yes
Хорошо поставленный вопрос это уже половина ответа. | Каков вопрос, таков ответ.
У дзен программиста программа делает то что он хотел, а не то что он написал .
Pavia вне форума Ответить с цитированием
Старый 14.02.2018, 06:35   #12
R71MT
Участник клуба
 
Аватар для R71MT
 
Регистрация: 16.06.2011
Сообщений: 1,428
По умолчанию

Pavia, смысл в том, что-бы увидеть разницу в организации кэша, понять зависимость его размеров от банков(Way). Например по ссылке Alex11223 таких данных нет -- там только ёмкость. И как я понял, от кэша-трассы отказались окончательно, и он присутствовал только в архитектуре Net-Burst (P7)? М.Гук вроде говорил, что в некоторых проциках 'Trace-Cache' применяют до-сих пор. Поэтому и поинтересовался...

min@y™, AMD - это уже интересней, т.к. по предоставленным логам видно, что в основном у всех камни 'CORE-i'. Если две/ваши машины отличаются, то было-бы круто!

Пока-что обладателем конкретного зверюги является BDA со-своим i7 'Skylake'. Пипец у него множитель задрали - х40... от сюда и частота 4ГГц. Конвейер у него тоже наверное почти/такой-же длинны(40).
Нашедшего выход - затаптывают первым..
R71MT вне форума Ответить с цитированием
Старый 14.02.2018, 09:29   #13
Alex11223
Старожил
 
Аватар для Alex11223
 
Регистрация: 12.01.2011
Сообщений: 19,500
По умолчанию

http://www.cpu-world.com/CPUs/CPU.html
Ушел с форума, https://www.programmersforum.rocks, alex.pantec@gmail.com, https://github.com/AlexP11223
ЛС отключены Аларом.
Alex11223 вне форума Ответить с цитированием
Старый 14.02.2018, 12:13   #14
VIK_aka_TOR
Участник клуба
 
Аватар для VIK_aka_TOR
 
Регистрация: 30.01.2011
Сообщений: 1,578
По умолчанию

Код:
        Number of cores	4 (max 4)
    	Number of threads	4 (max 4)
    	Name	Intel Core i5 4570
    	Codename	Haswell
    	Specification	Intel(R) Core(TM) i5-4570 CPU @ 3.20GHz
    	Package (platform ID)	Socket 1150 LGA (0x1)
    	CPUID	6.C.3
    	Extended CPUID	6.3C
    	Core Stepping	C0
    	Technology	22 nm
    	TDP Limit	84.0 Watts
    	Tjmax	100.0 АC
    	Core Speed	3491.7 MHz
    	Multiplier x Bus Speed	35.0 x 99.8 MHz
    	Base frequency (cores)	99.8 MHz
    	Base frequency (ext.)	99.8 MHz
    	Stock frequency	3200 MHz
    	Instructions sets	MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, EM64T, VT-x, AES, AVX, AVX2, FMA3
    	Microcode Revision	0x1C
    	L1 Data cache	4 x 32 KBytes, 8-way set associative, 64-byte line size
    	L1 Instruction cache	4 x 32 KBytes, 8-way set associative, 64-byte line size
    	L2 cache	4 x 256 KBytes, 8-way set associative, 64-byte line size
    	L3 cache	6 MBytes, 12-way set associative, 64-byte line size
    	Max CPUID level	0000000Dh
    	Max CPUID ext. level	80000008h
    	Cache descriptor	Level 1, D, 32 KB, 2 thread(s)
    	Cache descriptor	Level 1, I, 32 KB, 2 thread(s)
    	Cache descriptor	Level 2, U, 256 KB, 2 thread(s)
    	Cache descriptor	Level 3, U, 6 MB, 16 thread(s)
    	FID/VID Control	yes
пишу код не только за печеньки
VIK_aka_TOR вне форума Ответить с цитированием
Старый 14.02.2018, 15:17   #15
R71MT
Участник клуба
 
Аватар для R71MT
 
Регистрация: 16.06.2011
Сообщений: 1,428
По умолчанию

.всем, кому не лень +1
Нашедшего выход - затаптывают первым..
R71MT вне форума Ответить с цитированием
Старый 14.02.2018, 15:32   #16
R71MT
Участник клуба
 
Аватар для R71MT
 
Регистрация: 16.06.2011
Сообщений: 1,428
По умолчанию

Кто знает формат кэша??? В каком виде строка ложится в кэш.
Линия говорит, что 64-байтов.... Ну и что дальше...

Я думаю, что проц по 64-байт данных читает в пакетном режиме, итого если параметр "Burst-Length"=8, то 64-байтная строка находится в кэше. А чё мы под него не подстраеваемся... Какого располагаем данные не выровнев их па параграфу?

...я имею в виду, что всем прогенам пох как прогать... лишь-бы работало.
Шина данных памяти 8-байт, пакет (Burst-Length) тоже 8, итого "64-байт кэш line size". равняйте данные на 64-байтную строку. Даю пятак, что большинство не вкурсе.... Им легче перезагрузить конвейер, чем подстроить свой код под него..
Нашедшего выход - затаптывают первым..
R71MT вне форума Ответить с цитированием
Старый 14.02.2018, 20:09   #17
R71MT
Участник клуба
 
Аватар для R71MT
 
Регистрация: 16.06.2011
Сообщений: 1,428
По умолчанию

...ясно
Нашедшего выход - затаптывают первым..
R71MT вне форума Ответить с цитированием
Старый 16.02.2018, 00:42   #18
R71MT
Участник клуба
 
Аватар для R71MT
 
Регистрация: 16.06.2011
Сообщений: 1,428
По умолчанию

Pavia, есть вопрос... как к профессионалу.
64-байтная строка кэша как расположена в кэше?
64-байт данных и их адрес в теговой памяти что-ли? Проц потом проверяет теговую память на адрес чтоли? Младшие биты адреса указывают на конкретный байт в строке. Капец мутная тема...
Нашедшего выход - затаптывают первым..
R71MT вне форума Ответить с цитированием
Старый 16.02.2018, 08:15   #19
Pavia
Лис
Старожил
 
Аватар для Pavia
 
Регистрация: 18.09.2015
Сообщений: 2,409
По умолчанию

Цитата:
Сообщение от R71MT Посмотреть сообщение
Pavia, есть вопрос... как к профессионалу.
64-байтная строка кэша как расположена в кэше?
64-байт данных и их адрес в теговой памяти что-ли? Проц потом проверяет теговую память на адрес чтоли? Младшие биты адреса указывают на конкретный байт в строке. Капец мутная тема...
Да так и есть.
Вот в этой книге про кэш расписано достаточно доходчиво.
Дэвид М. Хэррис, Сара Л. Хэррис Цифровая схемотехника и архитектура компьютера
Хорошо поставленный вопрос это уже половина ответа. | Каков вопрос, таков ответ.
У дзен программиста программа делает то что он хотел, а не то что он написал .

Последний раз редактировалось Pavia; 16.02.2018 в 08:33.
Pavia вне форума Ответить с цитированием
Ответ


Купить рекламу на форуме - 42 тыс руб за месяц

Опции темы Поиск в этой теме
Поиск в этой теме:

Расширенный поиск


Похожие темы
Тема Автор Раздел Ответов Последнее сообщение
Скиньте ссылку на делфи совместимую с виндовс 7 . Ольга7777 Общие вопросы Delphi 7 12.12.2016 22:33
Кто-нибудь скиньте bcb6.hlp (файл справки) mymedia C++ Builder 2 27.03.2012 19:58
Нужна презентация ,если есть скиньте! КВС Помощь студентам 0 04.07.2011 20:32
Скиньте у кого есть Angel_of_Death Общие вопросы Delphi 2 19.02.2011 16:37
Скиньте литературу vicdon Паскаль, Turbo Pascal, PascalABC.NET 1 07.12.2007 16:15